<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(130,50)" to="(130,60)"/>
    <wire from="(290,50)" to="(290,60)"/>
    <wire from="(280,60)" to="(280,80)"/>
    <wire from="(290,70)" to="(290,90)"/>
    <wire from="(120,60)" to="(120,80)"/>
    <wire from="(130,70)" to="(130,90)"/>
    <wire from="(60,140)" to="(100,140)"/>
    <wire from="(370,40)" to="(370,70)"/>
    <wire from="(370,80)" to="(370,110)"/>
    <wire from="(210,80)" to="(210,110)"/>
    <wire from="(210,40)" to="(210,70)"/>
    <wire from="(60,110)" to="(60,140)"/>
    <wire from="(280,80)" to="(370,80)"/>
    <wire from="(130,140)" to="(220,140)"/>
    <wire from="(120,80)" to="(210,80)"/>
    <wire from="(220,50)" to="(220,90)"/>
    <wire from="(40,110)" to="(60,110)"/>
    <wire from="(50,90)" to="(70,90)"/>
    <wire from="(210,40)" to="(230,40)"/>
    <wire from="(210,110)" to="(230,110)"/>
    <wire from="(220,90)" to="(220,140)"/>
    <wire from="(130,70)" to="(210,70)"/>
    <wire from="(280,60)" to="(290,60)"/>
    <wire from="(290,50)" to="(300,50)"/>
    <wire from="(290,40)" to="(300,40)"/>
    <wire from="(290,90)" to="(300,90)"/>
    <wire from="(290,100)" to="(300,100)"/>
    <wire from="(360,40)" to="(370,40)"/>
    <wire from="(370,110)" to="(380,110)"/>
    <wire from="(360,110)" to="(370,110)"/>
    <wire from="(370,40)" to="(380,40)"/>
    <wire from="(130,90)" to="(140,90)"/>
    <wire from="(290,70)" to="(370,70)"/>
    <wire from="(130,100)" to="(140,100)"/>
    <wire from="(200,40)" to="(210,40)"/>
    <wire from="(200,110)" to="(210,110)"/>
    <wire from="(220,50)" to="(230,50)"/>
    <wire from="(220,90)" to="(230,90)"/>
    <wire from="(50,30)" to="(60,30)"/>
    <wire from="(60,50)" to="(70,50)"/>
    <wire from="(60,110)" to="(70,110)"/>
    <wire from="(40,90)" to="(50,90)"/>
    <wire from="(120,60)" to="(130,60)"/>
    <wire from="(130,50)" to="(140,50)"/>
    <wire from="(130,40)" to="(140,40)"/>
    <wire from="(50,30)" to="(50,90)"/>
    <wire from="(60,50)" to="(60,110)"/>
    <comp lib="1" loc="(130,40)" name="NAND Gate">
      <a name="negate1" val="true"/>
    </comp>
    <comp lib="0" loc="(40,110)" name="Clock">
      <a name="label" val="Clock"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="1" loc="(360,40)" name="NAND Gate"/>
    <comp lib="1" loc="(130,100)" name="NAND Gate"/>
    <comp lib="1" loc="(290,100)" name="NAND Gate"/>
    <comp lib="1" loc="(360,110)" name="NAND Gate"/>
    <comp lib="1" loc="(290,40)" name="NAND Gate"/>
    <comp lib="1" loc="(200,40)" name="NAND Gate"/>
    <comp lib="0" loc="(380,40)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Inverse"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(130,140)" name="NOT Gate"/>
    <comp lib="0" loc="(40,90)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Data"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(200,110)" name="NAND Gate"/>
    <comp lib="0" loc="(380,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Output"/>
      <a name="labelloc" val="south"/>
      <a name="labelfont" val="Monospaced plain 12"/>
    </comp>
  </circuit>
</project>
